无论是在无线基础设施、仪器仪表、网络、宽带、自动测试设备领域,还是在其它要求可预测时钟性能的应用,ADIsimCLK都能帮助您迅速开发、评估和优化设计。
使用ADIsimDDS选择并评估直接数字频率合成器的性能,包括外部重建滤波器的影响。
ADIsimPLL设计工具可以模拟所有可能影响PLL性能的重要非线性效应,包括相位噪声、小数N分频杂散和反冲防回差脉冲等。
ADIsimRF是一款简单易用的RF信号链计算工具。它能够计算级联增益、噪声系数、IP3、P1dB和功耗。级数最多可以达到20级。
TimerBlox Designer是一款基于Excel的选型和频率合成工具,能够帮助您选择和配置适合应用的TimerBlox器件,从而加快和简化设计过程。
本视频将介绍不同的基于Web的一些小工具,在这些工具中,输入想要的时钟频率,即可以完成电阻值得计算。
TimerBlox®器件是精确而简单的小型时序器件,设计用于5个基本操作:压控振荡(VCO)、低频时钟、脉宽调制(PWM)、单次生成和信号延迟。